256 فريڪوئنسي ڊيوائيڊر، ان پٽ فريڪوئنسي 0.3~30GHz

256 فريڪوئنسي ورهائيندڙ هڪ ڊجيٽل سرڪٽ ماڊيول آهي جيڪو ان پٽ سگنل جي فريڪوئنسي کي ان جي اصل فريڪوئنسي جي 1/256 تائين گھٽائي ٿو. ان جون خاصيتون ۽ ايپليڪيشنون هن ريت آهن:

خاصيتون:
1. وڏي فريڪوئنسي ڊويزن ڪوئفيشينٽ
فريڪوئنسي ڊويزن تناسب 256:1 آهي، جيڪو انهن منظرنامي لاءِ موزون آهي جن کي فريڪوئنسي ۾ اهم گهٽتائي جي ضرورت هوندي آهي، جهڙوڪ هاءِ فريڪوئنسي گھڙين مان گهٽ فريڪوئنسي ڪنٽرول سگنل پيدا ڪرڻ.
2. گھڻ-سطح ٽرگر جي جوڙجڪ
عام طور تي 8-سطح جي بائنري ڪائونٽرن (جهڙوڪ 8-بٽ ڪائونٽر) تي مشتمل، 2 ^ 8=256 جي طور تي، گھڻن فلپ فلاپ کي ڪيسڪيڊنگ ڪرڻ جي ضرورت آهي، جيڪو ڪيسڪيڊنگ دير متعارف ڪرائي سگهي ٿو.
3. آئوٽ پُٽ ڊيوٽي چڪر
هڪ سادي بائنري ڪائونٽر جي سڀ کان وڌيڪ بٽ آئوٽ پُٽ جو ڊيوٽي چڪر 50٪ آهي، پر وچين اسٽيج غير متناسب ٿي سگهي ٿو. جيڪڏهن هڪ مڪمل چڪر 50٪ ڊيوٽي چڪر گهربل آهي، ته اضافي منطق پروسيسنگ (جهڙوڪ موٽ يا فريڪوئنسي چين ميلاپ) جي ضرورت آهي.
4. اعلي استحڪام
ڊجيٽل سرڪٽ ڊيزائن جي بنياد تي، ان ۾ اعليٰ آئوٽ پُٽ فريڪوئنسي جي درستگي آهي، ماحولياتي عنصرن جهڙوڪ گرمي پد ۽ وولٽيج کان گهٽ متاثر ٿئي ٿي، ۽ ان پٽ سگنل جي استحڪام تي ڀاڙي ٿي.
5. گھٽ بجلي جو استعمال ۽ انضمام
جديد CMOS ٽيڪنالاجي ۾ گهٽ بجلي جو استعمال آهي، FPGA، ASIC يا مائڪرو ڪنٽرولر ۾ ضم ٿيڻ آسان آهي، ۽ گهٽ وسيلن تي قبضو ڪري ٿي.

درخواست:
1. مواصلاتي نظام
فريڪوئنسي سنٿيسس: هڪ فيز-لاڪ ٿيل لوپ (PLL) ۾، ٽارگيٽ فريڪوئنسي هڪ وولٽيج ڪنٽرول ٿيل آسيليٽر (VCO) سان گڏ پيدا ڪئي ويندي آهي؛ آر ايف ايپليڪيشنن ۾ مقامي آسيليٽر (LO) فريڪوئنسي ڊويزن ملٽي چينل فريڪوئنسي پيدا ڪري ٿي.
2. ڊجيٽل سگنل پروسيسنگ
ڊائون سيمپلنگ: ڊيٽا جي مقدار کي گهٽائڻ لاءِ سيمپلنگ جي شرح کي گھٽايو، جيڪو اينٽي ايليسنگ فلٽرنگ سان گڏ استعمال ڪيو ويندو آهي.
3. وقت ۽ وقت جي ڊوائيسز
ڊجيٽل گھڙيالن ۽ اليڪٽرانڪ ٽائمرز ۾، ڪرسٽل آسيليٽر (جهڙوڪ 32.768kHz) کي ٻئي هٿ کي هلائڻ لاءِ 1Hz ۾ ورهايو ويندو آهي.
صنعتي ڪنٽرول ۾ دير سان شروع ٿيندڙ يا وقتي ڪم جي شيڊولنگ.
4. جانچ ۽ ماپ جا اوزار
سگنل جنريٽر گهٽ فريڪوئنسي ٽيسٽ سگنل پيدا ڪري ٿو يا فريڪوئنسي ميٽر لاءِ ريفرنس فريڪوئنسي ڊيوائيڊر ماڊل طور ڪم ڪري ٿو.